|
Страница 17 из 20
Таблица 6.4. Временные соотношения для цикла захвата шины | N параметра | Наименование | ЦП, контроллер ПДП, контроллер регенерации (нс) | Внешняя плата (нс) | | Мин | Макс | Мин | Макс | | 1 | DACK разрешается после разрешения DRQ (1) | | | | | | 2 | Задержка -MASTER от -DACK 0 | | | | | | 3 | Контроллер ПДП переводит свои выходы в третье состояние | 0 | 49 | | | | 4 | AEN удерживается после разрешения -MASTER | 0 | 49 | | | | 5 | Внешняя плата начинает вырабатывать сигналы адреса, данных и командные сигналы | | | 60 | | | 6 | Сигнал -MASTER удерживается после запрещения DRQ | | | | 100 | | 7 | Сигнал -DACK удерживается послезапрещения DRQ (2) | 0 | | 0 | | | 8 | Внешняя плата переводит свои выходы в третье состояние до запрещения сигнала -MASTER | | | 0 | | | 9 | ЦП начинает вырабатывать свои сигналы после запрещения сигнала -MASTER | 0 | | | | | 10 | DRQ удерживается запрещенным после запрещения -DACK | | | 0 | | ПРИМЕЧАНИЯ: (1) Точные временные интервалы определяются контроллером ПДП. (2) Сигнал DRQ должен оставаться запрещенным, пока разрешен сигнал -DACK. Рис. 6.1. Цикл доступа к 16-разрядной памяти с 0 тактом ожидания Рис. 6.2. Нормальный и удлиненный цикл записи/чтения 16-разрядной памяти Рис. 6.3. Нормальный и удлиненный цикл записи/чтения 16-разрядного устройства ввода/вывода Рис. 6.4. Нормальный и удлиненный цикл записи/чтения 8-разрядной памяти Рис. 6.5. Нормальный и удлиненный цикл записи/чтения 8-разрядного устройства ввода/вывода Рис. 6.6. Нормальный и удлиненный цикл регенерации: 1 - Время разрешения сигнала -REFRESH может быть увеличено для выполнения нескольких циклов регенерации; 2 - Текущий задатчик на шине должен перевести сигналы адреса и команд в третье состояние до разрешения сигнала REFRESH. Рис. 6.7. Нормальный и удлиненный циклы ПДП: 1 - DRQ может стать отрицательным в любое время после -DACK; 2 - IO/ CH RDY запрещается для вставки дополнительных тактов ожидания. Каждый дополнительный такт ожидания состоит из двух тактов SYSCLK; 3 - Контроллер ПДП активизирует сигнал TC в течении последней пересылки данных Рис. 6.8. Цикл захвата шины: (1) - Контроллер ПДП; (2) - Внешняя плата |